🔧 仿真不收敛，先别急着放宽容差

Design

📌 凌晨三点的那行 reltol
LDO 瞬态仿真卡在 40%，报 timestep too small。惯例：reltol 从 1e-3 放到 1e-2，跑通了，曲线也漂亮。同一电路上硅，启动过冲高 180mV——放宽容差不是让它收敛，是让它闭嘴。
🧩 不收敛八成是电路问题
▍浮空节点：某节点只靠电容连着，直流通路断了，矩阵奇异 🔍
▍理想源成环：两个电压源并联，或电感与理想源成零阻回路 ⚡
▍模型不连续：分段线性模型拐点导数跳变，步长反复砍半
▍初值太随意：.ic 的电压离工作点太远，第一步就发散 🧪
🔧 排查顺序别搞反
✓ 先看 .op 收敛没有，工作点不对，瞬态一定不对
✓ 打印节点电流，找「电流为零、电压却在漂」的点
✓ 挂 1GΩ 假电阻到地做诊断，能收敛就是浮空节点
✓ 真要宽容差，记下放了多少、影响了什么，别让它悄悄进报告 📐
💡 一句话
收敛失败是电路在告诉你它不成立，不是你参数没调好。
你们遇到 timestep too small，第一反应是改哪一行？👇