⚠️ 时序违例一键清零，SDC 假路径最会骗人

Design

📌 从 -210ps 到 0 的那个下午
28nm 项目，STA 报 setup -210ps，卡在跨时钟域路径上。有人加了句 set_clock_groups -asynchronous，红色立刻清零，tapeout 照样签。三个月后硅回来，0.3% 的板子起不来。
🧩 假路径为什么这么危险
▍写了 false path，工具就把这条路径从时序里摘掉，报告连提都不提
▍真正的异步边界有握手兜底，这条路径只是「看着像异步」⚡
▍约束文件是三个人接力写的，谁也不敢删别人的行，越堆越松
▍最要命的是，删掉违例的成本是零，查出真相的成本是两周
🔧 我守的三条规矩
✓ 每条 false path 必须写注释：谁写的、为什么、对应哪张图
✓ 跨时钟域先跑 CDC 检查，同步器没确认前不许加约束
✓ 签核前做一次「约束减法」：把可疑约束全注释掉，看违例涨多少 📐
💡 一句话
时序违例不会因为你不看它就消失，它只是换个人来承担。🔍
你们团队的 SDC 里，有多少行是没有注释的？👇