PCB 设计规则检查清单

admin

这份清单专为电源模块批量生产前的最终核查设计，涵盖从电气安全到工艺落地的全链路关键点，助你一次性通过首件检验。

一、电气连接与网络完整性（致命项）

这是 PCB 的“生命线”，任何错误都可能导致板子直接报废或烧毁。

• ‌短路/断路排查‌：重点检查高密度区域（如 BGA 下方、QFN 封装），确认走线间距是否满足 DRC 最小值，覆铜是否意外连接到非地网络。
• ‌网络一致性‌：对比原理图与 PCB 网表，确保所有网络标签（Net Label）名称完全一致，避免 VCC 与 VDD 等相似名称混淆导致电源未连通。
• ‌关键信号连通‌：使用“高亮网络”功能，逐条确认时钟线、复位信号及差分对是否物理连接到焊盘中心，而非仅停留在阻焊层外观连接。
• ‌电源/地平面分割‌：检查模拟地与数字地的分割线是否被高速信号跨越，确保敏感电路未跨分割区布线，防止噪声耦合。
  

二、布局规范与信号完整性

布局决定了 70% 的性能，重点在于干扰抑制与散热平衡。

• ‌模块化分区‌：严格物理隔离高压/大电流回路与低压/小信号回路，特别是开关电源的热回路面积需最小化。
• ‌元件间距‌：贴片元件间距需≥0.3mm 以防焊接连锡，插件元件周围需预留足够操作空间以便维修。
• ‌高速信号规则‌：时钟线等高速信号遵循"3W 原则”（线间距≥3 倍线宽），避免平行长距离走线产生串扰；差分线需保持等长、等距。
• ‌去耦电容布局‌：电源 IC 的输入/输出电容必须紧贴引脚放置，顺序遵循“高频电容最近，低频电容次之”原则。
  

三、封装库与焊盘设计

封装错误是量产中最隐蔽的杀手，务必在投板前“三查”。

• ‌引脚方向与尺寸‌：核对 QFN、SOP 等芯片的引脚 1 标记方向，确认焊盘尺寸符合 IPC-7351 标准，防止因焊盘过大导致“立碑”或过小导致虚焊。
• ‌丝印避让‌：检查字符丝印是否覆盖焊盘，必须保证丝印与焊盘间距≥0.15mm，避免影响焊接质量。
• ‌金手指处理‌：若板边有金手指（如 PCIe 接口），必须确保该区域“全开窗”（无阻焊覆盖），防止插拔时绿油脱落导致接触不良。
• ‌1:1 实物比对‌：打印 1:1 图纸，将实际元器件放置其上比对，特别是异形焊盘和多引脚连接器。
  

四、可制造性设计（DFM）与工艺边

设计必须“落地”，确保工厂能顺利生产且良率达标。

• ‌工艺边预留‌：板边需预留≥5mm 的无器件工艺边，用于 SMT 设备夹持；若需拼板，明确 V-Cut 或邮票孔位置及深度。
• ‌铜皮与板边间距‌：铜皮距离板边至少 0.5mm，防止分板时暴露铜皮导致毛刺或短路。
• ‌过孔工艺‌：避免在焊盘上直接打孔（除非工艺允许塞孔），防止虚焊；电源路径上的过孔数量需满足电流承载要求（如 1A 电流至少 2 个 0.3mm 过孔）。
• ‌散热设计‌：高热器件（MOS 管、电源 IC）下方需设计导热过孔阵列或裸露焊盘（Exposed Pad），并连接到大面积铜箔散热。
  

五、生产文件与版本管理

最后一道防线，确保发给工厂的文件准确无误。

• ‌Gerber 文件检查‌：使用 ViewMate 等工具打开 Gerber 文件，确认层名定义正确（含阻焊、钢网层），无多余图层。
• ‌坐标文件与 BOM‌：核对 BOM 清单中的器件位号与 PCB 丝印是否一一对应，坐标文件是否包含正确的旋转角度。
• ‌版本标识‌：在 PCB 丝印层清晰标注项目代号、版本号（如 Rev B）及日期，防止工厂混淆不同版本的设计。
• ‌测试点预留‌：在关键电源轨、通信线路及复位信号处预留直径≥0.5mm 的测试点，方便产线进行 ICT 测试。