信号完整性基础概念

admin

信号完整性基础概念

信号完整性，说白了就是信号在传输过程中不变形、不丢失、不错位的能力。当信号速率低、走线很短时，基本不用操心；但一旦频率上到几十MHz（尤其边沿陡峭的），或者走线超过几厘米，就必须认真对待。

围绕信号完整性，有四个最核心的概念，它们是“四大金刚”：

1. 反射（Reflection）

· 现象：信号走到传输线末端，碰到阻抗不连续的地方，一部分能量弹回来，与原信号叠加，造成过冲、下冲、振铃。
· 后果：过冲可能烧坏芯片输入脚；振铃会造成多次误触发。
· 关键参数：特征阻抗（常见50Ω、75Ω、90Ω、100Ω）。驱动端、传输线、接收端的阻抗要尽量匹配。
· 怎么治：终端匹配（串联电阻、并联电阻、戴维宁、AC匹配等）。

2. 串扰（Crosstalk）

· 现象：一条信号线上的能量通过电磁场耦合到旁边的信号线上。分近端串扰（NEXT）和远端串扰（FEXT）。
· 后果：受害者线上出现不需要的毛刺或台阶，可能触发虚假时钟或数据错误。
· 关键规律：线间距越大串扰越小；走线离参考平面（地/电源）越近，对外辐射和受扰能力越弱；并行长距离走线最危险。
· 怎么治：增加间距（3W原则）、用地线隔离、避免平行长距离、走不同层正交。

3. 地弹（Ground Bounce）& 电源轨塌陷

· 现象：多个IO同时翻转时，大的瞬态电流流过封装电感和回路电感，导致芯片内部的地（或电源）相对板级地（或电源）发生电压跳变。
· 后果：地弹会拉低/抬高逻辑门阈值，造成误判；电源轨塌陷会使片内逻辑供电不足。
· 怎么治：多用去耦电容、减少同时翻转数量、减缓驱动边沿、多层板用地平面。

4. 时序（Timing）裕量不足

· 现象：信号因为传播延迟、上升沿变缓、时钟抖动等原因，到达接收端的时间偏离了预期窗口。
· 后果：建立时间或保持时间违例，数据锁存错误。
· 关键参数：传输延迟（ps/inch或ns/m）、时钟偏斜（clock skew）、抖动（jitter）。
· 怎么治：等长走线（蛇形绕线）、控制负载电容、选用低抖动时钟。

这些概念之间怎么串起来的？

· 反射和串扰会改变信号波形，波形畸变又会影响时序。
· 地弹本质上是电源完整性问题，但它直接改变信号的参考地，从而影响信号的电平判断和返回路径，是信号完整性不可分割的一部分。
· 所有问题在边沿越陡、频率越高、回路电感越大时越严重。

一个新手也能用的快速排障思路

1. 看波形：用示波器（最好是高带宽的）测量接收端的信号。有没有过冲、振铃、台阶？
2. 看眼图：数据总线把多个bit叠加成眼图，眼睛睁开高度、宽度不够，就是有问题。
3. 改驱动强度：FPGA/MCU里降低IO的驱动电流档位（比如从12mA降到4mA），很多毛刺就消失了。
4. 加匹配电阻：靠近发送端串接22Ω或33Ω电阻，抑制反射。
5. 调整PCB走线：缩短长度、增大间距、保证地平面完整。